0°

JEDEC发布下一代DDR5内存规范

随着CPU内核数量的持续增长,迫切需要改善DRAM带宽。DDR5 SDRAM将使每个芯片的容量增加四倍,有效带宽增加一倍,同时由于架构上的改进而降低了功耗。
JEDEC固态技术协会宣布了最终的DDR5内存规范,它对已有6年以上的以前的标准进行了一系列重大升级,并且迫切需要进行替换。毕竟,标准机构比原计划花费了两年多的时间来适应系统制造商不断增长的需求。

JEDEC发布下一代DDR5内存规范

DDR5 SDRAM标准的密度是DDR4的四倍,从每个裸片16 Gb增长到64 Gb。这将使制造商能够制造容量高达2 TB的DIMM。在最大数据速率方面,DDR5将提供6.4 Gbps,或者是DDR4数据速率的两倍。但是,第一个进入消费市场的模块将只能达到4.8 Gbps,与DDR4的最大3.2 Gbps相比,这仍然是一个重大改进。

功率要求也已降低。DDR5的标准工作电压为1.1 V,而DDR4则为1.2V。尽管这看上去很小,但是在保留相同的288针数的同时,有几项体系结构改进可以简化主板设计。

DDR5 SDRAM模块将与当前的DDR4插槽不兼容。单个DIMM必须带有集成的稳压器-JEDEC称其为“随用随付”的哲学,制造商只需购买与最终系统中安装的DIMM数量一样多的稳压器即可。目前尚不完全清楚,但这还可以提高产量和功耗,特别是对于数据中心应用。

JEDEC发布下一代DDR5内存规范

有趣的是,每个DDR5 DIMM都可以单独工作在双通道模式下,因为现在可以在两个独立的32位子通道(ECC存储器为40位)上寻址存储体,这与GDDR6和LPDDR4存储器的设计相似。 。

此外,每个通道的突发长度已从8字节(BL8)增加到16字节(BL16),这意味着DDR5 SDRAM将能够以与DDR4 SDRAM相同的时间执行两个64字节操作。执行一个。

我们最早可以期望在支持DDR5的平台上使用Q4 2021-Q1 2022年。美光(Micron)和SK Hynix等公司已经在与业界合作伙伴一起提供DDR5 样品,并且有望在今年晚些时候开始批量生产DDR5存储器。

0 条回复 A 作者 M 管理员
    所有的伟大,都源于一个勇敢的开始!
欢迎您,新朋友,感谢参与互动!欢迎您 {{author}},您在本站有{{commentsCount}}条评论